我們看到，在用通用方法進行的眼圖測試中，由于信號的讀寫和三態(tài)都混在一起，因此很難對信號質(zhì)量進行評估。要進行信號的評估，第1步是要把讀寫信號分離出來。傳統(tǒng)上有幾種方法用來進行讀寫信號的分離，但都存在一定的缺陷。可以利用讀寫Preamble的寬度不同用脈沖寬度觸發(fā)，但由于JEDEC只規(guī)定了WritePreamble寬度的下限，因此不同芯片間Preamble的寬度可能是不同的，而且如果Read/Write的Preamble的寬度一樣，則不能進行分離。也可以利用讀寫信號的幅度不同進行分離，如圖7-138中間 的圖片所示，但是如果讀寫信號幅度差別不大，則也不適用6還可以根據(jù)RAS、CAS、CS、 WE等控制信號來分離讀寫，但這種方法要求通道數(shù)多于4個，只 有帶數(shù)字通道的MSO示波器才能滿足要求，比如Agilent的MS09000A系列或者 MSOX90000A系列，對于用戶示波器的要求比較高。擴展 DDR4 和 LPDDR4 合規(guī)性測試軟件的功能。DDR一致性測試方案

在進行接收容限測試時，需要用到多通道的誤碼儀產(chǎn)生帶壓力的DQ、DQS等信號。測 試 中 被 測 件 工 作 在 環(huán) 回 模 式 ， D Q 引 腳 接 收 的 數(shù) 據(jù) 經(jīng) 被 測 件 轉(zhuǎn) 發(fā) 并 通 過 L B D 引 腳 輸 出 到 誤碼儀的誤碼檢測端口。在測試前需要用示波器對誤碼儀輸出的信號進行校準，如DQS與 DQ的時延校準、信號幅度校準、DCD與RJ抖動校準、壓力眼校準、均衡校準等。圖5.21 展示了一整套DDR5接收端容限測試的環(huán)境。

DDR4/5的協(xié)議測試

除了信號質(zhì)量測試以外，有些用戶還會關(guān)心DDR總線上真實讀/寫的數(shù)據(jù)是否正確， 以及總線上是否有協(xié)議的違規(guī)等，這時就需要進行相關(guān)的協(xié)議測試。DDR的總線寬度很  寬，即使數(shù)據(jù)線只有16位，加上地址、時鐘、控制信號等也有30多根線，更寬位數(shù)的總線甚  至會用到上百根線。為了能夠?qū)@么多根線上的數(shù)據(jù)進行同時捕獲并進行協(xié)議分析，適  合的工具就是邏輯分析儀。DDR協(xié)議測試的基本方法是通過相應(yīng)的探頭把被測信號引到  邏輯分析儀，在邏輯分析儀中運行解碼軟件進行協(xié)議驗證和分析。 機械DDR一致性測試推薦貨源DDR3信號質(zhì)量測試,信號一致性測試。

以上只是 一 些進行DDR讀/寫信號分離的常用方法，根據(jù)不同的信號情況可以做選 擇。對于DDR信號的 一 致性測試來說，用戶還可以選擇另外的方法，比如根據(jù)建立/保持 時間的不同進行分離或者基于CA信號突發(fā)時延的方法(CA高接下來對應(yīng)讀操作，CA低 接下來對應(yīng)寫操作)等，甚至未來有可能采用一些機器學習(Machine Learning)的方法對 讀/寫信號進行判別。讀時序和寫時序波形分離出來以后，就可以方便地進行波形參數(shù)或者 眼圖模板的測量。

克勞德高速數(shù)字信號測試實驗室

如果PCB的密度較高，有可能期望測量的引腳附近根本找不到合適的過孔(比如采用雙面BGA貼裝或采用盲埋孔的PCB設(shè)計時),這時就需要有合適的手段把關(guān)心的BGA引腳上的信號盡可能無失真地引出來。為了解決這種探測的難題，可以使用一種專門的BGAInterposer(BGA芯片轉(zhuǎn)接板，有時也稱為BGA探頭)。這是一個專門設(shè)計的適配器，使用時要把適配器焊接在DDR的內(nèi)存顆粒和PCB板中間，并通過轉(zhuǎn)接板周邊的焊盤把被測信號引出。BGA轉(zhuǎn)接板內(nèi)部有專門的埋阻電路設(shè)計，以盡可能減小信號分叉對信號的影響。一個DDR的BGA探頭的典型使用場景。DDR5 接收機一致性和表征測試應(yīng)用軟件。

DDR的信號探測技術(shù)

在DDR的信號測試中，還有 一 個要解決的問題是怎么找到相應(yīng)的測試點進行信號探 測。由于DDR的信號不像PCle、SATA、USB等總線 一 樣有標準的連接器，通常都是直接 的BGA顆粒焊接，而且JEDEC對信號規(guī)范的定義也都是在內(nèi)存顆粒的BGA引腳上，這就 使得信號探測成為一個復(fù)雜的問題。

比如對于DIMM條的DDR信號質(zhì)量測試來說，雖然在金手指上測試是方便的找到 測試點的方法，但是測得的信號通常不太準確。原因是DDR總線的速率比較高，而且可能 經(jīng)過金手指后還有信號的分叉，這就造成金手指上的信號和內(nèi)存顆粒引腳上的信號形狀差異很大。 DDR 設(shè)計和測試解決方案；信號完整性測試DDR一致性測試商家

DDR4/LPDDR4 一致性測試；DDR一致性測試方案

JEDEC組織發(fā)布的主要的DDR相關(guān)規(guī)范，對發(fā)布時間、工作頻率、數(shù)據(jù) 位寬、工作電壓、參考電壓、內(nèi)存容量、預(yù)取長度、端接、接收機均衡等參數(shù)做了從DDR1 到 DDR5的電氣特性詳細對比。可以看出DDR在向著更低電壓、更高性能、更大容量方向演 進，同時也在逐漸采用更先進的工藝和更復(fù)雜的技術(shù)來實現(xiàn)這些目標。以DDR5為例，相 對于之前的技術(shù)做了一系列的技術(shù)改進，比如在接收機內(nèi)部有均衡器補償高頻損耗和碼間 干擾影響、支持CA/CS訓練優(yōu)化信號時序、支持總線反轉(zhuǎn)和鏡像引腳優(yōu)化布線、支持片上 ECC/CRC提高數(shù)據(jù)訪問可靠性、支持Loopback(環(huán)回)便于IC調(diào)測等。DDR一致性測試方案